F02ED0362

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-032409

(43) Date of publication of application: 02.02.1996

(51)Int.CI.

H03H 17/06 H03H 17/02

(21)Application number : 06-181878

.....

(22)Date of filing:

11.07.1994

(71)Applicant : ADVANTEST CORP

(72)Inventor: NISHITANI SHINGO


MUTO MASAHIKO

(54) DIGITAL FIR FILTER CIRCUIT

(57)Abstract:

PURPOSE: To reduce the circuit scale and to form the digital FIR filter circuit inexpensively by filtering signals of plural channels under the same filter condition by executing a common circuit part in time division so as to reduce the circuit scale.

CONSTITUTION: The filter circuit is provided with M channels of shift sections 12 each shifting a digital input signal by n-stages and providing shifted data of each stage to a multiplexer 16, with the multiplexer 16 receiving the shifted data of each stage from the M channels of the shift sections 12, selecting data of any channel and providing an output in M-time division, with an FIR arithmetic section 20 receiving a signal from the multiplexer 16, executing the multiplication and the addition of the FIR filter and providing an output, and with a demultiplexer 18 receiving the M-channel time division data from the FIR arithmetic section 20 and providing an output to each channel.



LEGAL STATUS

[Date of request for examination]

06.03.2001

[Date of sending the examiner's decision of

10.06.2003

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

(11)特許出顧公開番号

特開平8-32409

(43)公開日 平成8年(1996)2月2日

ᇤ

广内整理番号

数到記号

8842-53 8842-53

H03H 17/06

(51) Int.C.

技術表示箇所

全7月) 報査部状 未謝水 部水畑の数2 FD

東京都鎮陽区旭町1丁目32番1号 朱式会社アドバンテスト (11) 出國人 390005175 平成6年(1994)7月11日 **存置平6**-181878 (21) 出版報号 (22)出版日

東京都織馬区旭町1丁目32番1号 株式会 社アドバンテスト内 西谷 新悟 (72) 発明者

氏操作 無政 (72)発明者

東京都鎮陽区旭町1丁目22番1号 株式会 社アドバンテスト内

(54) 【発明の名称】 デジタルFIRフィルタ回路

【目的】 本発明は、複数チャンネルを同一フィルタ条 て、共通回路部分を時分割して実行させることで、回路 件でフィルタするデジタルFIRフィルタ回路におい **規模を縮小し、回路を安価に構成することを目的とす**

【構成】 デジタル入力信号をn段シフトして、各段の シフトデータをマルチプレクサ16に供給するシフト部 1.2をMチャンネル設け、Mチャンネルのシフト部1.2 ル時分割データを受けて、各チャンネルに再生出力する から各段のシフトデータを受けて、何れか1チャンネル のデータを選択してM時分割で出力するマルチプレクサ FIRフィルタの乗算と加算を実行して出力するFIR 資類部20を設け、FIR資類部20からのMチャンネ 16を設け、マルチプレクサ16からの信号を受けて、 デマルチプレクサ18を設ける構成手段。

第2974部 14

ដ្ឋា IB DEMUX 20 FIRST 新田 記載 23 SE SE 第1574部 12 돌.

「特許請求の範囲」

「請求項1】 複数のMチャンネルのデジタル入力信号 を、同一条件のフィルタ条件でフィルタ演算して出力す るデジタルFIR (Finite inpulse response) フィル ク回路において、

デジタル入力信号をn段シフトして、各段のシフトデー タをマルチプレクサ (16) に供給するシフト部 (1 2). をMチャンネル設け、

データを受けて、何れか1チャンネルのデータを選択し 当該マルチプレクサ (16) からの信号を受けて、FI Rフィルタの乗算と加算を実行して出力するFIR該算 当該Mチャンネルのシフト部 (12) から各段のシフ てM時分割で出力するマルチプレクサ (16)を設け、 部(20)を散け、

当該FIR資算部 (20) からのMチャンネル時分割デ **ータを受けて、各チャンネルに再生出力するデマルチブ** レクサ (18) を設け、

以上を具備していることを特徴としたデジタルFIRフ イアタ回路、

マルチプレクサ (16) から各段のシフトデータを受け て、絶対値演算を実行してFIR演算部(20)に供給 【請求項2】 請求項1記載の構成手段に加えて、 する絶対値部 (32) を設け

以上を具備していることを特徴としたデジタルFIRフ イルタ回路。

[発明の詳細な説明]

[0001]

[産業上の利用分野] この発明は、2チャンネル以上の デジタル信号を同一条件のフィルタ特性でフィルタして 出力するデジタルFIRフィルタ回路に関する。

[0002]

アナログ回路で構成するよりも極めて精度の良いフィル タ特性が容易に得られる為、また、フィルタ条件の設定 を変えることで、任意のフィルタ特性を持たせることが できる特徴がある為、デジタル方式で回路を構成する場 (従来の技術】計測器等で使用されるフィルタ回路は、 合が多くなっている。

デジタル的な演算手段によりフィルタするFIRフィル 【0003】従来技術の2チャンネルのデジタル信号を **夕回路(非巡回形デジタルフィルタ)について、図4を** 参照して説明する。回路構成は、第1フィルタ演算部5 フィルタ旗算部50は、シフトレジスタ (SR) 52b 56nとで構成している。この回路構成は、一般的なF I Rフィルタを実現する回路構成例である。第2フィル ~5 ž n と、乗算器 5 4 a ~ 5 4 n と、加算器 5 6 a ~ タ演算部60は、第1フィルタ演算部50の構成内容と 0と、第2フィルタ演算部60とで構成している。第1

[0004] 第1入力データ100、第2入力データ2 00のビット長は、利用する回路によっても異なるが、

号を受けて、FIRフィルタの乗算と加算を実行して出

例えば8~16ピット長が使用されている。 シフトレジ スタ526~52nは、単位選延素子として機能し、基 **巻クロックCLK1を単位時間として、これに同期して** 数MHz~数+MHzで動作させている。また、シフト レジスタ52b~52nの段数は、デジタルフィルタが 必要とする精度によっても異なるが例えば10~30段 入力データ100をシフトレジスタ52bから52nへ 頃次シフトしていく。このクロック周波数は、例えば、 程度の段数が使用される。

【0005】乗算器54a~54nは、シフトレジスタ 52b~52n後の各々の出力データを受けて、乗算器 の一方の入力に与え、他方の入力には各乗算器毎に内蔵 データを入力に与え、両者を乗算した後、所望の有効桁 している乗算パラメータレジスタ55a~55nからの イルタ条件に対応して個別の乗算パラメータ値を予め設 定しておく。また、本実施例では、同一フィルタ条件で 使用する場合である為、第1フィルタ資算部50、第2 に、各乗算パラメータレジスタ558~55nには、フ く。加算器56a~56nは、前記乗算器54a~54 n で求めた有効桁データ全部を加算して出力データ11 データを各々の加算器56a~56nに供給している。 ここで、デジタルFIRフィルタとして機能させる為 フィルタ徴算部60とも同一パラメータを設定してお 0、210としている。

で、かつ多数の栗草器と加算器でデジタルFIRフィル 夕回路を構成する為に、LSIで実現しても大規模な回 【0006】上記説明のように、多ピット長のデータ 路となってしまう。

(0001)

(発明が解決しようとする歌題】上記説明のように、2 イルタ演算して出力するデジタルF-IRフィルタ回路に **ないたは、チャンネラ数に比例して回路が増加し、多ア** ット長で多数の乗算器と加算器を必要としている為回路 チャンネル以上のデジタル借号を同一フィルタ条件でフ 規模が大規模となってしまう雖点があった。

は、複数チャンネルを同一フィルタ条件でフィルタする 場合においては、共通回路部分を時分割して実行させる ことで、回路規模を縮小し、回路を安価に構成すること 【0008】そこで、本発明が解決しようとする課題 を目的とする。

【親題を解決する為の手段】第1図は、本発明による第 するシフト部12をMチャンネル散け、Mチャンネルの に、本発明の構成では、デジタル入力信号をn段シフト して、各段のシフトデータをマルチプレクサ16に供給 シフト部12から各段のシフトデータを受けて、何れか 1 チャンネルのデータを選択してM時分割で出力するマ ルチプレクサ 1 6 を設け、マルチプレクサ 1 6 からの信 1の解決手段を示している。上記課題を解決するため [6000]

3

【0010】第2図は、本発明による第2の解決手段を示している。上記課題を解決するために、本発明の構成では、上記構成手段に追加して、マルチブレクサ16から各股のシフトデータを受けて、維対値高算を実行してF1R資第#20に供給する絶対値第32を設ける構成手段にする。

[0011]

【作用】マルチブレクサ16は、複数チャンネルのシフト部12、14からのデータを時分割してF1R資算部20に供給する作用がある。デマルチブレクサ18は、F1R資算部20からの時分割領算結果を受けて、対応したチャンネルのデータに再生出力する作用がある。マルチブレクサ16とデマルチブレクサ18により、1つのF1R資第20で時分割消算する働きを持つ。

[0012] [実施例]

[0013] 毎1シフト部12は、第1チャンネル回の人力データ100を受けて、CLK1に同題してシフトンジメタ52bから52nへ高次シフトしていく。回察に、第2シフト部14は、第2チャンネル回の入ガデータ200を受けて、CLK1に同題してシフトレジスを62bから62nへ急炎シフトしていく。

【0014】マルチブレクサ16は、第1シフト部12 園のデータか第2シフト部14園のデータかを避択して、シフトレジスタの名データを対応するF1R資料部20に時分割データとして供給するものである。CLK1信号は、この為の選択信号であり、CLK1がハインベルのときは第1シフト部12の入力データを出力し、CLK1がローレベルのときは第2シフト部14の入力

データを出力する。

【0015】FIR資算部20は、前記マルチブレクサ16からの各シフトレジスタのデータを受けて、従来説明と同様に、乗算と加算によりFIRフィルタ資算を実施した後、デマルチブレクサ18に供給している。

【0016】デマルチブレクサ18は、前記演算結果の 時分割データを受けて、第1、第2チャンネルのデータ を各々ラッチして再生出力する。この為、フリップ・フ ロップ18cは、CLK1の立ち下がりエッジで入力データをラッチ出力する。他方、フリップ・フロップ18 dは、CLK1の立ち上がりエッジで入力データをラッ チ出力する。上記回路構成によって、回路規模の大部分 を占めている多数の乗算器と加算器を半数にすることが でき、全体としても回路規模がほぼ半減できる。ここ で、F1R資事部20が従来より2倍の速度で資算を実 行する必要があるが、最近の高速デバイスにより容易実 現できる。

【0017】(実施倒2) 本発用の実施倒は、デジタル 無疑過信のエノ4DQPSK変調部に使用する2キャン ネルのロールオフノイルタを、本発明の2チャンネルの デジタルF1Rフィルタ画路で構成した場合の倒であ る。これについて、図2を参照して説明する。回路構成 は、第1シフト部12と、第2シフト部14と、マルチ ブレクサ16と、絶対値第32と、F1R資算部20 と、デマルチブレクサ18と、変調器34とで構成している。この構成で、第1シフト部12、第2シフト部 は、マルチブレクサ18と、変調器34とで構成している。この構成で、第1シフト部12、第2シフト語 4、マルチブレクサ16、F1R資算部20、デマルチ

[0018] 入力データ100、200は、直交変調する為の実数部と虚数部のデータである。絶対値第32は、マルチプレクサ16から信号を受けて、絶対値化してF1R質算部20に供給している。変調器34は、フィルタ後の2つの信号を受けて、直交変調して変調被信号を出力している。この例では、フィルタ特性の良否で、変調精度が左右され、また、変調数の側波帯をフィルタする帯域圧縮フィルタである為デジタルフィルタが使用されている。

[0019] (実施例3)本発明の実施例は、4チャンネルのデジタルF1Rフィルタ回路を構成した場合の例である。これについて、図3を参照して説明する。回路 64以上、第1シフト部12と、第2シフト部14と、第3シフト部13、第4シフト部15、アリアカンク 70ック分配部19で構成している。この構成で、第1シフト部12、第2シフト部14、第3シフト部13、第4シフト部15、F1R資算部20は、実施

【のの20】クロック分周部19は、4時分割動作のタイミングを発生する部分である。入力CLK1を1/2分園路で1/2分園で1/2分園した信号CLK2を出力する。このCLK1、CLK2をマルチブレッサ16aとデマルチ

ブレクサ18aに供給している。 【0021】マルチブレクサ16aは、第1シフト部1 2個のデータか、第2シフト部14個のデータか、第3シント部13のデータか、第4シフト部13のデータかの向れかを3の向れかを38円で、シフトレジスタの各データを対応するド1R資算第20に時分数データとして供給するも

のである。CLK1、CLK2信号は、遊択信号であ

り、4つの入力データの何わかを避択して出力する。 【0022】 デマルチプレクサ18 aは、F1R質算部 20からの加算結果データの4時分割データを受けて、 第1、第2、第3、第4データを4カッチして再生出 力する。この為に、CLK1、CLK2倍号を受けて、 デコードしてこのデマルチプレクサ18 a内の対応する チャンネルのフリップ・フロップにラッチ用クロックを 供給して時分割データを再生出力する。

[0023]上記実権例1、3では、2チャンネルあるいは4チャンネル入力を時分割してFIRフィルタした後出力するように構成していたが、他のMチャンネルの時分割でも同様にして実施することができる。

[0024] 「発明の効果]本発明は、以上説明したように構成されているので、下記に記載されるような効果を奏する。マルチプレクサ16とデマルチプレクサ18により、1つのF1R資第20で時分割で放算させることができる。これにより、大規模な回路が必要とするF1R資算部20を1つで構成すれば良い為、回路規模をほぼ半減することでできる効果が得られる。例えばL51化する場合においては、数万ゲート以上にもなる為、使用ゲート数の低減効果は極めて有効である。

| U U Z S | | 図面の簡単な説明|

[図1] 本発明の、2チャンネルのデジタルド1Rフィルク回路において、乗算器と加算器を時分割動作により 共用化した場合の回路構成例である。

【図2】本発明の、デジタル無線通信のホ/4DQPSK変調能に使用する2チャンネルのロールオフフィルタを、乗算器と加算器回路部分を時分割動作により共用化した場合の回路構成例である。【図3】本発明の、4チャンネルのデジタルFIRフィ

ルタ回路を構成する場合の回路構成例である。 【図4】 従来の、2チャンネルのデジタル信号をフィル タするFIRフィルタ回路構成図である。

	第1シント部	第3シフト部	第2シフト部	4 1.7
[符号の説明]	1.2	1 3	1 4	5.

紀4シレド語	トルチプレクサ (MUX)	デマルチプレクサ (DEMUX)	フリップ・フロップ (FF)	クロック分周部	FIR資算部	格对信部	変調器
15	16, 16a	18, 18a	18c, 18d	61	20	3.2	3.4

1 10 10 10		乗算器	加算器	第2フィルタ領算部	111111111111111111111111111111111111111
040,041,040,	4 (SR)	54a, 54n	56a, 56n	0 9	

100、200 人刀アータ 110、210 出力データ

(4)

18a DEMUX

第257時

200

第3571路

300

CLK2

1/2分周器

CLK 1 2009分份函数 19

第4371部

400

20 FIR資料部

[図3]

MUX 16a

第1571第

